基于FPGA的簡易數字頻率計設計

電子機電論文編號:JD1084  論文字數:11546,頁數:45

目  錄
摘　　要 I
ABSTRACT II
1  概  述 1
2  系統方案分析及比較選擇 3
2.1 方案構想 3
2.2 方案比較及選用依據： 4
3  工作原理及其系統框圖 5
3.1 計數式直接測頻法 5
3.2 計數式直接測周期 6
3.3 等精度測量原理 7
4  硬件系統實現 10
4．1 硬件系統原理圖 10
 4．1．1放大電路的選擇 10
 4．1．2 整形電路 13
4．2 FPGA控制電路 15
 4.2.1 FPGA芯片選型 15
 4.2.2 FPGA最小系統搭建 16
4.3 FPGA內部模塊 19
 4.3.1系統總體框圖 19
 4.3.2 同步預置模塊 20
 4.3.3 頻率計數模塊、時間計數模塊 21
 4.3.4 數據輸出模塊，計數器清零模塊 21
5  軟件系統實現 23
5．1 主程序框圖 23
5．2 Nios II 軟核 23
5．3．NIOS外部接口與內部介紹 24
 5．3．1 nios軟核原理框圖 24
 5．3．2 nios軟核外部接口 24
6  遇到問題，分析問題，解決問題 25
6．1 輸入阻抗問題 25
6．2 放大器選擇問題 25
7  電路抗干擾措施 26
8  系統指標測試 27
9  結束語 28
參考文獻 29
附錄1：FPGA硬件描述語言代碼 30
附錄2：nios C語言程序代碼 33
謝 辭 40

摘　　要

 本設計是基于FPGA的一個簡易數字頻率計，利用Verilog硬件描述語言設計實現了頻率計內部功能模塊，采用了等精度測量的方法，并結合NIOS軟核CPU嵌入FPGA，構成SOPC系統，利用NIOS軟核對數據浮點運算處理，管理人機交換界面實時顯示，跟傳統FPGA+單片機的多芯片系統方案相比更加靈活，系統體積小和功耗小等優勢，具備軟硬件在系統可編程的功能。
 本設計測量頻率的方法采用的是等精度測量法，相比直接測頻法和測周法有精度更高的特點。前端信號輸入調理采用寬帶放大器AD811對微弱信號進行放大，經過比較器整形調理后，FPGA進行采用測量，系統實時性好，精度高。

關鍵詞：等精度 頻率計 FPGA NIOS Verilog

The Design Of Simple Digital Frequency Meter Base On FPGA
ABSTRACT

 The design is based on FPGA digital frequency of a simple plan, use Verilog hardware design realized the frequency of internal function module, the accuracy of the measurement method, etc NIOS and FPGA, soft nuclear CPU embedded systems, using the SOPC constitute NIOS soft check data management man-machine floating point calculations, exchange, with real-time display interface chip traditional FPGA + MCU solutions, system is much more flexible than small volume and low consumption, have advantages of hardware and software systems in programmable functions.
 This design method of measuring frequency by measuring method is compared with direct frequency measurement method, and the measuring accuracy of ZhouFaYou characteristics. Front-end signal input by AD811 amplifier to recuperate broadband amplification, weak signal by comparator plastic, after using measurements on FPGA, system of good real-time, high precision.

Key words： Equal precision  Frequency counter  FPGA  NIOS  Verilog