A/D 比較電路模塊的版圖設計

電子機電論文編號:JD1085  論文字數(shù):22034,頁數(shù):60

目    錄

摘    要 I
ABSTRACT II
1.緒論 0
1.1版圖的意義 0
1.2版圖設計的原因 1
2 A/D 電路介紹 2
2.1 A/D芯片的電路原理 2
2.1.1 閃爍型A/D轉(zhuǎn)換電路 2
2.1.2 電容積分型A、D轉(zhuǎn)換電路 3
2.1.3 逐次逼近型A/D轉(zhuǎn)換電路 3
2.1.4 Σ-△型A/D轉(zhuǎn)換電路 4
2.1.5流水線型A/D轉(zhuǎn)換電路 5
2.2 本文版圖設計的A/D電路詳情 6
3.版圖前準備 7
3.1電路原理圖分析 7
4.版圖設計方案 10
4.1版圖設計工具Virtuoso簡介 10
4.2 版圖設計的要求 11
4.2.1 布局 11
4.2.2 單元配置 12
4.2.3 布線 12
4.2.4其他注意 13
5.版圖設計 14
5.1 CMOS工藝簡介 14
5.2 MOS管設計 15
5.2.1 MOS管圖形尺寸的設計 15
5.2.1.1 MOS管寬長比(W/L)的確定 15
5.2.1.2 MOS管溝道長度(L)的確定 16
5.2.1.3 MOS管溝道寬度(W)的確定 17
5.2.1.4 MOS管源漏區(qū)尺寸的確定 17
5.2.2 MOS管版圖 17
5.3 電容版圖 19
5.4 電阻版圖 20
5.5 CMOS保護環(huán) 23
5.6 寄生參數(shù) 24
5.7襯底噪聲分析 26
5.8天線效應的分析 27
5.9 MOS管的匹配分 27
5.10 模塊版圖設計 30
5.11 版圖 31
6.物理驗證 36
6.1 DRC檢查 36
6.2 LVS檢查 38
7.參數(shù)提取和后仿真 40
7.1 參數(shù)提取 40
7.2模擬后仿真結果與分析 42
8.總結 44
參考文獻 45
附    錄 46
附錄A. A/D比較電路總原理圖與各模塊原理圖 46
附錄B. 電路前仿真結果 49
附錄C. 電路前仿真原理圖 50
附錄D. 仿真輸入時鐘信號原理圖 51
謝    辭 52

摘    要

    集成電路版圖設計是實現(xiàn)集成電路制造所必不可少的設計環(huán)節(jié)，它不僅關系到集成電路的功能是否正確，而且也會極大程度地影響集成電路的性能、成本與功耗。版圖設計是決定良率高低的一個重要環(huán)節(jié)，按設計自動化程度來分，可將版圖設計方法分成手工設計和自動設計兩大類。按照對布局布線位置的限制和布局模塊的限制來分，則可把設計方法分成全定制和半定制兩大類。由于制造工藝水平的提高，特征尺寸的減小，各種寄生參數(shù)對電路的影響也越來越大，在版圖設計中有越來越多的問題要考慮。
 本文采用的是Cadence公司的Virtuoso定制設計平臺，使用全定制的方法對一個ADC比較電路進行版圖設計，ADC比較電路使用了cmos工藝，輸入電壓為2.5V，采樣頻率125M，采取雙輸入模式，調(diào)用Cadence公司提供的90nm標準cmos工藝庫，用Spectre工具對電路進行了性能分析和仿真，并在Cadence公司提供的工藝文件下完成了版圖設計，詳細的分析了版圖設計的過程，使用Assura工具進行DRC和LVS驗證，證明本論文的版圖設計完全符合要求。

關鍵詞：比較電路； 仿真； 版圖設計； cmos 工藝； 全定制。

The layout design of ADC Comparator
ABSTRACT

 The layout design of Integrated circuit is an essential design part of manufacturing. It is not only related to the function whether it is corrct or not, but also affect the performance, the cost and the power consumption of Integrated circuit. Because of the raising manufacturing technology, decreasing the size of feature, the affection of the various parasitic parameters is growing. A lot of problems should be considered on the layout design.
 In this article, Cadence's Virtuoso custom designing platform makes use of full-custom to design the layout of ADC comparative circuit which uses the cmos technology, inputs the voltage of 2.5 V, samplings the frequency of 125 M, and takes dual-input Model which adopts the standard cmos of 90 nm of the Cadence companies, analyzes the performance of circuit and the simulation by the Spectre tools, and completes the layout by the providing craft by Cadence technology companies, analyzes detailedly the process of the layout design ,verifies DRC and LVS with Assura Tools to prove the layout design of this article fully meet the requirements.
 
Key Words：samply and hold circuit； layout design； cmos technology； full-custom.