基于CPLD的低頻信號(hào)發(fā)生器設(shè)計(jì)畢業(yè)論文

電子機(jī)電論文編號(hào):JD001    字?jǐn)?shù):15868.頁(yè)數(shù):61

目錄

第一章 緒論 3
第一節(jié) 引言 3
第二節(jié) 總體方案 4
第二章 直接數(shù)字頻率合成（DDS） 6
第一節(jié) DDS的原理 6
一、DDS的工作過程 6
二、DDS的工作原理 7
第二節(jié) DDS的特性 9
第三章  DDS在CPLD上的實(shí)現(xiàn)方案 11
第一節(jié) 設(shè)計(jì)方案 11
一、總體思路 11
二、總體設(shè)計(jì)的說明 12
第二節(jié) 各功能模塊的設(shè)計(jì) 14
一、相位累加器的實(shí)現(xiàn) 14
二、波形查詢表rom 的實(shí)現(xiàn) 15
三、選擇器的設(shè)計(jì) 15
四、鎖存器的設(shè)計(jì) 16
五、分頻器的設(shè)計(jì) 17
六、EXTEND的設(shè)計(jì) 18
第三節(jié) DDS在CPLD上的總仿真圖 19
第四章 單片機(jī)的控制系統(tǒng) 21
第一節(jié) 單片機(jī)的功能說明 21
第二節(jié) 單片機(jī)的硬件設(shè)計(jì) 22
一﹑硬件連接及說明 22
第三節(jié) 軟件設(shè)計(jì) 26
一、軟件流程圖及說明 26
第五章 總結(jié) 31
一、設(shè)計(jì)總結(jié) 31
二、個(gè)人總結(jié) 31
參考文獻(xiàn) 32
附錄 33
附錄一 程序清單 33
一、Extend程序 33
二、freq-divider程序 33
三、單片機(jī)控制系統(tǒng)的程序 35
附錄二 英文翻譯 49
直接數(shù)字頻率合成器的概述 56
介紹DDS 56
概述 57
工作理論 57
相位累加器 58
正弦 ROM 61
相位寄存器 62
結(jié)論 62

第一章 緒論

第一節(jié) 引言

當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)，設(shè)計(jì)師們更希望自己在實(shí)驗(yàn)室就能夠設(shè)計(jì)出合適的專用集成電路芯片，并且短期內(nèi)就能夠投入到實(shí)際應(yīng)用中去，因而出現(xiàn)了高密度可編程邏輯器件(HDPLD)，它包括現(xiàn)場(chǎng)可編程邏輯器件（FPGA）和復(fù)雜可編成邏輯器件（CPLD）。
高密度可編程邏輯器件可實(shí)現(xiàn)較大規(guī)模的電路，編程靈活.其主要優(yōu)點(diǎn)可歸納如下：
1) 編程方式簡(jiǎn)便先進(jìn)。2) 速度高。3) 高可靠性。4) 功能強(qiáng)大。5) HDPLD芯片在出廠之前都通過百分之百的測(cè)試，不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用。6) 開發(fā)周期短