浮點數運算FPGA實現

電子機電論文編號:JD253     論文字數:17048,頁數:46     
目錄

浮點數運算FPGA實現 I
目錄 II
緒論 1
1.1DSP發展概況 1
1. 2 DSP系統 1
1.2.1DSP系統的構成 1
1.3論文主要工作 3
第二章 浮點數的研究 4
2.1浮點數的研究 4
2.1.1浮點數的表示 4
2.1.2浮點運算的IEEE－754標準 6
2.2浮點運算的組織結構 7
2.2.1浮點加/減法的流程 7
2.2.2浮點乘法的流程 10
第三章 系統的設計 11
3.1浮點加減算法的設計 11
3.1.1加法器 11
3.1.2浮點加減法運算單元的總體結構 14
3.1.2.1浮點加減法器的數據流程 14
3.1.2.2浮點加、減法運算單元的端口定義 15
3.1.2.3浮點加減法運算單元各模塊的設計 16
圖3.6規格化模塊的其他功能 22
3.2浮點乘法的設計 22
3.2.1浮點乘法運算單元各模塊的設計 22
圖3.8 無符號的正數乘法 24
3.2.2浮點乘法運算單元的總體結構 28
3.3 浮點除法算法 32
3.4小結 34
第四章 仿真與總結 35
4.1仿真實現 35
4.2浮點加/減法的仿真 35
4.3浮點乘法的仿真 37
4.4浮點除法的仿真 38
4.5綜合分析 40
第五章 總結 41
參考文獻 42
致謝 43

緒論

現階段，FPGA(Field Programable Gate Array現場可編程邏輯陣列)正處于革命性數字信號處理技術的前沿。全新的FPGA正在越來越多的替代ASIC和PDSP用作前端數字信號處理的運算。本次設計將嘗試新的突破，不再僅僅拘泥于構建信號處理中的某一種具體的算法.
1.1DSP發展概況
　  數字信號處理 (Digital Signal Processing,簡稱DSP)是一門涉及許多學科而又廣泛應用于許多領域的新興學科。20世紀60年代以來，隨著計算機和信息技術的飛速發展，數字信號處理技術應運而生并得到迅速的發展。在過去的二十多年時間里，數字信號處理已經在通信等領域得到極為廣泛的應用。
數字信號處理是利用計算機或專用處理設備，以數字形式對信號進行采集、變換、濾波、估值、增強、壓縮、識別等處理，以得到符合人們需要的信號形式。數字信號處理是圍繞著數字信號處理的理論、實現和應用等幾個方面發展起來的。數字信號處理在理論上的發展推動了數字信號處理應用的發展。反過來，數字信號處理的應用又促進了數字信號處理理論的提高。而數字信號處理的實現則是理論和應用之間的橋梁。
數字信號處理是以眾多學科為理論基礎的，它所涉及的范圍極其廣泛。例如，在數學領域，微積分、概率統計、隨機過程、數值分析等都是數字信號處理的基本工具，與網絡理論、信號與系統、控制論、通信理論、故障診斷等也密切相關。近來新興的一些學科，如人工智能、模式識別、神經網絡等，都與數字信號處理密不可分。可以說，數字信號處理是把許多經典的理論體系作為自己的理論基礎，同時又使自己成為一系列新興學科的理論基。