保護信號檢測電路設計與仿真

應用物理學論文編號:WLX074  字數:11657,頁數:30

目  錄
中文摘要 i
英文摘要 ii
目錄 iii
第一章     緒論  1
1.1  設計背景 2
1.2  設計目標 2
1.3  論文內容概述 2
第二章     硬件電路設計  3
2.1   復雜可編程邏輯器件CPLD簡介 3
2.1.1  復雜可編程邏輯器件的發展歷程 3
2.1.2  CPLD的結構與原理 5
2.1.3  CPLD與FPGA的區別 6
2.2   CPLD外圍電路設計 7
2.2.1  Protel簡介 8
2.2.2  電源電路 9
2.2.3  JTAG下載接口電路 10
2.2.4  I/O電路 12
2.2.5  晶體振蕩電路 14
第三章     系統軟件設計 15
3.1   Quartus II軟件應用概述 15
3.2   Verilog HDL概述 16
3.3   Verilog HDL程序設計 16
3.4   時序仿真及引腳分配 22
第四章     結論 25
致謝 26
參考文獻 27

摘   要
 本設計主要以Altera公司的maxⅡ系列的EPM570T100C CPLD為主要芯片，用一塊CPLD芯片加上外圍一些電路就可以完成保護信號檢測、處理和輸出經過處理后的信號。本設計主要實現的電路功能是：16路保護信號的輸入，低電平有效；當電路檢測到某一路率先動作，則輸出一個低電平保護信號，同時用LED顯示是哪路起保護。當一路起保護時，其它線路的保護信號必須被屏蔽起來，直到被保護的信號不被保護，屏蔽才能被解除。軟件的開發與系統功能仿真平臺為Quartus II 8.1。
 
關鍵詞：檢測  CPLD  硬件描述語言

Abstract
    The design mainly select  Altera's maxⅡ series EPM570T100C CPLD as the main chip, using a CPLD chip and the external circuit to complete the protection signal detection、dealing with、exporting the processed signal. The implemented functions of the circuit are: 16 protected signal input, LOW is considered active; When the circuit detects the first movement in one road, then output a low protection signal, and which way to use LED display is protective and LED display which road being protective. When one road protecting, the other roads must be shielded, until the signal is not protected, shield can be lifted. The platform of Software development and system functionality is the Quartus 8.1.
Keyword：detection，CPLD，Hardware Description Language