四位二進(jìn)制加法器和乘法器

電子通信論文編號(hào):TX016         論文字?jǐn)?shù):5548,頁數(shù):17

目 錄

1 引  言  1
1.1 設(shè)計(jì)的目的  1
1.2 設(shè)計(jì)的基本內(nèi)容  1
2 EDA、VHDL簡(jiǎn)介  2
2.1 EDA簡(jiǎn)介  2
2.2 硬件描述語言——VHDL  2
2.2.1 VHDL簡(jiǎn)介  2
2.2.2 VHDL語言特點(diǎn)  3
3 設(shè)計(jì)規(guī)劃過程  5
3.1加法器和乘法器的原理  5
    3.1.1四位二進(jìn)制加法器組成原理 5
    3.1.2 四位二進(jìn)制乘法器組成原理   5
3.2加法器和乘法器的設(shè)計(jì)  6
    3.2.1 加法器的設(shè)計(jì)  6
    3.2.2 乘法器的設(shè)計(jì)  7
結(jié)束語  11
致謝  12
參考文獻(xiàn)  13
附件  14

摘  要本文所設(shè)計(jì)的加法器是簡(jiǎn)單四位二進(jìn)制加法器。計(jì)算機(jī)中的減法、乘法和除法最終都要轉(zhuǎn)換成加法來運(yùn)算。本實(shí)驗(yàn)沒有用VHDL語言中的加法運(yùn)算符。而是用基本門電路來實(shí)現(xiàn)的。通過對(duì)VHDL中算術(shù)運(yùn)算符的運(yùn)用，設(shè)計(jì)四位二進(jìn)制乘法器。掌握乘法和除法的運(yùn)算規(guī)則。
關(guān)鍵詞 VHDL；門電路；加法器；乘法器