基于CPLD的擾碼解擾器設計

通信工程論文編號:TX316  論文字數:10579,頁數:36

目錄                 

摘要 I
ABSTRACT II
第1章 緒論 1
 1.1 背景 1
 1.2 研究內容 1
第2章 擾碼和解擾原理 3
 2.1 m序列原理 3
 2.2 m 序列性質 4
 2.3 擾碼和解擾原理 5
第3章 軟件設計及仿真 8
 3.1 總體設計 8
 3.2 擾碼器設計 8
 3.2.1 擾碼器設計原理 8
 3.2.2 擾碼程序實現 9
 3.3 解擾器設計 11
 3.3.1 解擾器設計原理 11
 3.3.2 解擾程序實現 12
 3.4 仿真及波形分析 12
 3.4.1 VHDL簡介 12
 3.4.2 MAX+PLUS II 14
 3.4.3 仿真步驟 15
 3.4.4 仿真圖 16
第4章 硬件設計 19
 4.1 芯片介紹 19
 4.2 外圍電路設計 22
 4.2.1 原理圖分析 22
 4.2.2 Protel原理圖繪制過程 24
 4.3 焊接與調試 25
 第5章 結論 26
致謝 27
主要參考文獻 28
附錄 源代碼 29

摘要              
               
 通信系統中，為保證定時信息的質量，防止長連0和連1對傳輸同步造成影響，需要對數據在發送端進行擾碼，接收端進行解擾。
 本論文介紹了數字通信中的擾碼和解擾原理，利用CPLD芯片進行擾碼器和解擾器設計。將通過MAX+plus II軟件得到的仿真圖形和用示波器對電路板調試所得到的波形進行比較，驗證本設計的正確性。此本設計所研究的內容對通信原理實驗的擴展非常有意義，具有較高的實用價值。

關鍵詞: CPLD，MAX+plus II，VHDL，擾碼，解擾

ABSTRACT

 In the communications system,to guarantee the timing information's quality, prevent the influence of the long company 0 and links 1 pair to the transmition of the synchronization, we need to add harassing code  to the data in the transmitting and carrying on the solution to harassing code to the receiving .
 The present paper is introducing the principle of harassing code and the solution in the digital communication, using the CPLD chip to harass the design to carry on the scrambler reconciliation. The simulation graph and the oscilloscope are obtained through the MAX+plus II software the profile which obtains to the circuit wafer debugging carries on the comparison, confirms this design the accuracy. This design has the high using value to study the content suits of the current science and technology the development.
Key word:  CPLD， MAX+plus II，VHDL， Harasses the code， The solution harasses