多功能數字鬧鐘設計

摘要

隨著EDA技術的發展和應用領域的擴大與深入，EDA技術在電子信息、通信、自動控制及計算機應用領域的重要性日益突出。EDA技術就是依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言VHDL為系統邏輯描述手段完成的設計文件，自動地完成邏輯優化和仿真測試，直至實現既定的電子線路系統功能。本文介紹了基于VHDL硬件描述語言設計的多功能數字鬧鐘的思路和技巧。本設計應解決的主要問題有兩大方面，即硬件電路設計和軟件設計兩大方面。其中硬件電路部分又可分為四個模塊：鍵盤模塊、顯示模塊、計時模塊和發聲模塊。硬件電路部分致力于低成本、低功耗和易實現性。軟件部分則應做到代碼的精簡、準確、易讀懂。最后通過硬軟件的結合實現數字鐘的精確計時、校時、三組鬧鐘設置和定時報警功能。

關鍵詞：單片機，定時器，鬧鐘，LED

目錄

摘要I

第1章 FPGA簡介1

1.1FPGA概述1

1.2FPGA編程原理1

1.3FPGA設計流程2

第2章 數字鬧鐘整體方案設計4

2.1數字鬧鐘整體設計4

2.2數字鐘的工作原理4

第3章 數字鬧鐘硬件與軟件的設計5

3.1硬件電路的設計5

3.1.1鍵盤電路的設計5

3.1.2段碼驅動電路5

3.1.3蜂鳴器驅動電路5

3.2軟件部分的設計6

3.2.1程序部分的設計6

3.2.2中斷定時器的設置6

3.2.3鬧鐘子函數7

3.2.4計時函數7

3.2.5鍵盤掃描函數8

3.2.6時間和鬧鐘的設置10

第4章 實驗結果12

4.1實驗概述12

4.2實驗仿真結果12

第5章 結論與展望14

參考文獻15

致謝16