基于PCI接口測試系統設計

電氣自動化論文編號:ZD375  論文字數:15900,頁數:30，有任務書 
 
目錄
摘  要 1
Abstract 1
前言 2
一  緒論 4
1.1 選題背景 4
1.2 圖像處理技術的應用與發展 4
1.3 PCI總線 5
1.3.1 PCI總線的特點和主要性能 6
1.3.2 PCI總線信號定義 7
1.3.3 PCI總線命令 13
1.3.4 基本的PCI總線協議 14
1.3.5 PCI總線傳輸 15
1.4 PCI接口的技術難點 15
二  方案設計論證 16
2.1 功能分析 16
2.2 元件選擇 17
2.3總體框圖 18
三 設計內容 18
3.1 信號產生模塊 18
3.1.1時鐘產生電路 19
3.1.2白噪聲信號發生器 19
3.1.3 分頻器 19
3.1.4 移位寄存器 19
3.1.5 FIFO 19
3.2  PCI9030 20
3.3 MEMORY模塊 25
3.4  PCI CONNECTOR 模塊 26
第四章 小結與致謝 28
第五章  參考文獻 29

摘  要：基于PCI接口測試系統設計的目的主要將噪聲信號產生器產生的信號、存儲、經PCI接口送入主機，PCI部件和插卡是獨立于處理器的，這種獨立性使PCI總線可以最優化I/O功能，使處理器/內存系統和各種高性能的外設可以并發執行PCI局部總線操作.PCI總線是一種即插即用的總線標準，支持全面的自動配置，最大允許64位并行數據傳送,采用地址/數據總線復用方式，最高總線時鐘可達66MHz，支持多總線結構和線性突發(Burst)傳輸，最高峰值傳輸速度可達128MB/s。

關鍵詞：專用集成電路，PCI局部總線

Design of testing system for PCI Interface

Abstract：This design is main the signal of the machine creation, saving, was connected by PCI send into the host, The components and jack of PCI is independence with processor, so it can sustain some processors, even the processor in the future. PCI bus with the independence can optimize the function of I/O most, and make system of processor/memory and all kinds of high performance exterior equipments execute the operations of the PCI Local Bus. The total line in PCI is the total line standard of a kind of plug-and-play, supporting to install automatically completely, biggest allow 64 proceeds together the data delivers, adopting the total line in address/ data reply to use the way, the tallest total line clock can amount to 66 MHz, support many total lines construction is abrupt to deliver with the line, the high peak value delivers speed can amount to 128 MB/ s.
 
Key Word：ASIC, PCI Local Bus