基于FPGA的DDS設計

電氣自動化論文編號:ZD511 論文字數:19444,頁數:52

目錄
摘要  3
Abstract  4
第1章  緒論 5
1.1 什么是DDS 5
1.2 DDS的發展前景 5
1.3 基于可編程邏輯器件的DDS的優勢 5
第2章  可編程邏輯器件及其描述語言 7
2.1 關于FLEX10K系列可編程邏輯器件 7
2.1.1 FLEX10K系列器件的內部結構 7
2.1.2 FLEX10K系列器件的特點 8
2.1.3 FLEX10K系列器件的開發工具 9
2.2硬件描述語言VHDL 10
2.2.1 VHDL語言簡介 10
2.2.2 VHDL語言設計步驟 11
2.2.3 利用VHDL語言開發的優點 13
2.4 關于FPGA 14
2.3 關于ispPAC 16
2.3.1 ispPAC的原理 16
2.3.2 ispPAC的開發流程 17
第3章  總體方案 19
3.1 方案論證 19
3.1.1 方案一：直接模擬合成法 19
3.1.2 方案二：鎖相環合成法 19
3.1.3 方案三：基于FPGA的直接數字合成（DDS）法 19
3.2 方案確定 20
第4章  基于可編程器件的DDS主要模塊的VHDL實現 21
4.1 控制模塊的設計 21
4.1.1 鍵盤輸入與頻率控制 21
4.1.2 顯示模塊的FPGA控制 22
4.2相位累加器的設計 24
4.3正弦查找表的實現 26
第5章  硬件系統設計 29
5.1 D/A轉換器的硬件實現 29
5.2 低通濾波器的ispPAC實現 30
5.3 鍵盤/顯示電路 33
參考文獻 34
總結 35
致謝 36
附錄1 37
附錄2 40
附錄3 42
附錄4 43
總電路圖

摘要：隨著科學技術的發展，頻率合成技術已越來越受到廣泛的應用，同時各個領域對頻率合成技術的要求也越來越高。直接模擬合成技術和鎖相環合成技術已不能滿足一些領域的要求。DDS（直接數字頻率合成）作為一種新的頻率合成技術，以其頻率轉換時間極短、頻率分辨率很高、全數字化結構便于集成、輸出相位連續等各種優勢，已愈來愈受到廣大技術人員的親睞。
 本文主要研究的是基于FPGA（現場可編程邏輯器件）的DDS設計。借助于硬件描述語言VHDL的強大編程功能和最新的FPGA器件。設計出性能優越和功能更強的頻率合成器。本設計的主要部分相位累加器和相位存儲器由VHDL語言編程實現。設計中的低通濾波器由可編程模擬器件ispPAC實現。
關鍵詞：直接數字頻率合成器；現場可編程邏輯器件；硬件描述語言；可編程模擬器件