基于碼速變換的循環(huán)碼編碼電路的CPLD設(shè)計(jì)

通信工程論文編號(hào):TX339  論文字?jǐn)?shù):15863,頁(yè)數(shù):42

目錄

摘要 I
ABSTRACT II
第1章 引言 1
 1.1 課題背景 1
 1.2 此次課題所要研究的內(nèi)容 1
 1.3 擬研究方案 2
第2章 應(yīng)用環(huán)境的介紹 3
 2.1 關(guān)于Max+plusⅡ的歷史介紹 3
 2.1.1 Altera公司簡(jiǎn)介 3
 2.1.2 Max+plusⅡ簡(jiǎn)史 3
 2.2 Max+plusⅡ的技術(shù)特點(diǎn) 3
 2.3 Max+plusⅡ的主要功能介紹 4
 2.4 應(yīng)用Max+plusⅡ的設(shè)計(jì)流程 5
第3章 編碼的基本理論 7
 3.1編碼的引言 7
 3.2線(xiàn)性分組碼的概述 7
 3.3 循環(huán)碼的概述 8
 3.3.1 循環(huán)碼的定義 8
 3.3.2循環(huán)碼的多項(xiàng)式表達(dá) 8
 3.4奇偶校驗(yàn)的概述 10
 3.5漢明碼的編譯原理 11
 3.5.1 漢明碼的歷史 11
 3.5.2 漢明碼的編碼 11
第4章 邏輯電路的設(shè)計(jì) 13
 4.1原理圖輸入的優(yōu)點(diǎn) 13
 4.2設(shè)計(jì)思路 13
 4.3（7，4）漢明編碼的邏輯電路設(shè)計(jì) 14
 4.4奇偶校驗(yàn)位的邏輯電路設(shè)計(jì) 17
 4.5（8，4）增余漢明碼的編譯原理 17
 4.6實(shí)時(shí)部分 19
 4.7時(shí)鐘及控制信號(hào)的設(shè)計(jì) 19
 4.8整體電路的實(shí)現(xiàn)和時(shí)序分析 20
第5章 用VHDL實(shí)現(xiàn)編碼電路 23
 5.1關(guān)于VHDL語(yǔ)言的引言 23
 5.2 VHDL語(yǔ)言的特點(diǎn) 23
 5.3 VHDL語(yǔ)言的結(jié)構(gòu)和主要設(shè)計(jì)方法 24
 5.3.1 VHDL語(yǔ)言的結(jié)構(gòu)及設(shè)計(jì)流程 24
 5.3.2 VHDL語(yǔ)言的設(shè)計(jì)方法 25
 5.4 設(shè)計(jì)與仿真中幾個(gè)核心問(wèn)題的研究 25
 5.5 編碼電路的VHDL語(yǔ)言實(shí)現(xiàn) 26
 5.6（8，4）增余編碼電路的VHDL語(yǔ)言實(shí)現(xiàn) 26
 5.7控制模塊的VHDL語(yǔ)言實(shí)現(xiàn) 29
 5.8整體編碼電路的VHDL語(yǔ)言實(shí)現(xiàn) 33
第6章 結(jié)束語(yǔ) 36
致謝 37
參考文獻(xiàn) 38

摘要

 現(xiàn)代通信作為信息傳遞和交換的手段，已成為信息時(shí)代的社會(huì)發(fā)展和經(jīng)濟(jì)活動(dòng)的生命線(xiàn)。它克服了時(shí)間和空間的限制，使得大容量、遠(yuǎn)距離的信息傳遞成為可能。
 數(shù)字通信、數(shù)據(jù)傳輸、圖象傳輸，計(jì)算機(jī)網(wǎng)絡(luò)等數(shù)字信號(hào)交換和傳輸中所遇到的最主要的問(wèn)題是可靠性的問(wèn)題。于是需要碼速變換電路即用到(7,4)漢明碼編碼電路。在糾錯(cuò)編碼的過(guò)程中,關(guān)鍵問(wèn)題之一是信息碼傳輸速率的變換。因此,一個(gè)簡(jiǎn)單而可靠的碼速變換電路在數(shù)字信息傳輸系統(tǒng)中是必不可少的。
 此次課題中我負(fù)責(zé)的是串行輸入（7，4）漢明編碼電路，奇偶校驗(yàn)位電路模塊。設(shè)計(jì)運(yùn)用的環(huán)境是ALTERA公司的Max＋PlusⅡ10.2，它能充分發(fā)揮原理圖和硬件描述語(yǔ)言的優(yōu)勢(shì)。整個(gè)編碼電路是采用模塊搭建和VHDL語(yǔ)言編寫(xiě)兩種方法實(shí)現(xiàn)。
 
關(guān)鍵詞：碼速變換電路，可靠性，漢明編碼，奇偶校驗(yàn)，VHDL語(yǔ)言
ABSTRACT
 Modern Communication, as instrument of information transfer and information interchange,has become lifeline of social development and economic activity.It lick the limit of time and spare,which makes it possible to chansmit high-capacity and Sunday run information.
 The major problem of digital signal such as digital communication,digital transfer, image transmission and so on is reliability in interchange and chansmition we run into.And (7,4)hamming code electrocircuit has become useful. In the process of Error Correction of Coding,One of sticking point is to alternate information code’s transmission speed. Therefore, it is integrant to use a simple and reliable Code speed transform circuit.
  I am responsible for the issue of the serial inputing (7,4) Hamming code circuit, parity bit circuit module. Design environment is the use of ALTERA company’s Max + PlusⅡ10.2, it can give full play of the schematic diagram and the advantages of hardware description language. The entire coding circuit uses module structures and VHDL language to realize.
 
 Keywords: Code speed transform circuit., reliability, Hamming code，parity bit, VHDL language.