基于FPGA的IIR濾波器設計

電子通信論文編號:TX009         論文字數:13894,頁數:39

目  錄

序言  1

1 IIR數字濾波器及其硬件實現方法  2
1.1  IIR數字濾波器概念  2
1.1.1  IIR數字濾波器的原理  2
1.1.2  IIR數字濾波器的基本結構  2
1.1.3  IIR數字濾波器的設計方法  3
1.2  IIR數字濾波器的硬件實現方  4

第2章  EDA技術和可編程邏輯器件  8
2.1  電子設計自動化EDA技術   8
2.2  可編程邏輯器件  8
2.2.1  可編程邏輯器件簡介  8
2.2.2  使用FPGA器件進行開發的優點  9
2.2.3  FPGA設計的開發流程 9
2.3  硬件描述語言VHDL及數字系統設計方法  10
2.3.1  硬件描述語言VHDL簡介  10
2.3.2  利用VHDL設計數字系統  10

第3章  IIR數字濾波器的設計與仿真結果分析  11
3.1  IIR數字濾波器各模塊的設計與仿真結果分析  11
3.1.1  時序控制模塊的設計與仿真結果分析  11
3.1.2  延時模塊的設計與仿真結果分析  12
3.1.3  補碼乘加模塊的設計與仿真結果分析  12
3.1.4  累加模塊的設計與仿真結果分析  14
3.1.5  頂層模塊設計  14
3.2  IIR數字濾波器的仿真與結果分析  15
3.2.1  IIR數字濾波器的系統設計  15
3.2.2  IIR數字濾波器的系統仿真與結果分析  16
3.2.3  高階IIR數字濾波器的實現  17

結束語  19
參考文獻  20
致  謝  21
附錄1  各模塊VHDL程序  22
附錄2  英文翻譯  29

摘  要:數字信號處理在科學和工程技術許多領域中得到廣泛的應用，與FIR數字濾波器相比，IIR數字濾波器可以用較低的階數獲得較高的選擇性，故本課題采用一種基于FPGA的IIR數字濾波器的設計方案,首先分析了IIR數字濾波器的原理及設計方法，然后通過MAX+PLUSⅡ的設計平臺，采用自頂向下的模塊化設計思想將整個IIR數字濾波器分為：時序控制、延時、補碼乘加和累加四個功能模塊。分別對各模塊采用VHDL進行描述后，進行了仿真和綜合。仿真結果表明，本課題所設計的IIR數字濾波器運算速度較快,系數改變靈活，有較好的參考價值。
關鍵詞：電子設計自動化，IIR數字濾波器，現場可編程門陣列，硬件描述語言

Abstract: Digital signal processing is widely used in lots of fields, such as in science and project technique. Compared with FIR digital filter, IIR digital filter can get high selectivity with low factorial. A kind of IIR digital filter design method was introduced in the paper, which is based on FPGA. By used the design plant of MAX+PLUSⅡ, we adopt blocking method named “Top-down ” and divide the entire IIR digital filter into four blocks, which are Clock control, Time delay, Multiply-addition and Progression. After described with VHDL, we do emulate and synthesis to each block. The result shows that, the introduced IIR digital filter runs fast, and the coefficient changes agility. It has high worth for consulting.
Key words: Electronic Design Automation, IIR Digital Filter, Field Programmable Gate Array, very High Speed Integrated Circuit Hardware Description Language (VHDL)