字數:6900,頁數:22
目錄 摘要.............................................................................(2) 一、MPC93R52芯片簡介 ............................................................(2) 二、芯片封裝與引腳功能...........................................................(3) 2.1芯片封裝形式 .................................................................(3) 2.2芯片封裝尺寸................................................................. (5) 2.3引腳功能 .................................................................... (8) 三、內部結構與工作原理 ..........................................................(8) 3.1芯片內部結構邏輯方框圖 .......................................................(8) 3.2工作原理 .....................................................................(8) 四、應用電路設計 ................................................................(9) 4.1 MPC93R52應用說明 ...........................................................(9) 4.2 MPC93R52應用電路基本結構 ..................................................(10) 4.3 MPC93R52電源過濾電路.......................................................(12) 4.4 MPC93R52零延遲應用.........................................................(13) 4.5 MPC93R52端口到端口歪斜的計算 ..............................................(13) 4.6 MPC93R52傳輸線驅動應用 ....................................................(15) 4.7 MPC93R52各主要參數曲線圖 ..................................................(17) 五、設計總結 ...................................................................(20) 參考資料網址和文獻 .............................................................(20)
摘要 時鐘是所有電子系統的心臟,其性能和穩定性直接決定著整個系統的性能。傳統的數字時鐘系統由晶振(OSC)、頻率合成器(FS)或頻率時序發生器(FTG)、時鐘緩沖器等基本元器件構成。現代電子產品所采用的時鐘器件更加精確,而且功能更加豐富。時鐘器件決定著經過電路板的信號的節奏和精度,它在電子產品中無所不在,形狀、尺寸和種類也多種多樣,如高速、低速、低功率、低歪斜、多輸出、單輸出、單電壓、多電壓、零延遲、可編程等等,此外又可劃分為面向內存、電信、網絡設備、打印機、多媒體等應用的時鐘產品。 近年來,雖然已經建立了很多成熟的設計方法用以解決數字系統中時鐘解決方案的難點。但是,隨著系統復雜度的不斷提高,所需的時鐘種類越來越多,用傳統時鐘系統設計方法很難滿足設計需求。 下文介紹的是摩托羅拉飛思卡爾半導體公司最新生產的MPC93R52芯片,它是一3.3V基于PLL(瑣相環路)的1:11時鐘發生器和時鐘驅動器。現全面介紹MPC93R52芯片資料。通過對其結構功能的分析,可以清晰的看到該系列時鐘芯片單片即可取代傳統的由FS、FTG、時鐘緩沖器、ZDB等眾多分立器件組成的時鐘系統解決方案。 關鍵字:時鐘驅動器 瑣相環路 低壓CMOS 零延遲 歪斜 壓控振蕩器 輸出分頻器 抖動 key words:Clock driver PLL LVCMOS Zero-delay Skew VCO Output divider Jitter
本站部分文章來自網絡,如發現侵犯了您的權益,請聯系指出,本站及時確認刪除 E-mail:349991040@qq.com
論文格式網(www.donglienglish.cn--論文格式網拼音首字母組合)提供電子通信論文畢業論文格式,論文格式范文,畢業論文范文