數字鐘設計-硬件課程設計論文

論文字數:7133,頁數:26

摘 要
 本文介紹了利用EDA-V硬件系統和微機上的Quartus7.2-II等軟件系統。VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言 。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版）之后，各EDA公司相繼推出了自己的VHDL設計環境，或宣布自己的設計工具可以和VHDL接口。此后VHDL在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。有專家認為，在新的世紀中，VHDL于Verilog語言將承擔起大部分的數字系統設計任務。
 本文設計主要利用VHDL語言在EDA平臺上設計一個電子數字鐘，它的計時周期為24小時，顯示滿刻度為23時59分59秒，另外還具有校時功能和鬧鐘功能。總的程序由幾個各具不同功能的單元模塊程序拼接而成，其中包括分頻程序模塊、時分秒計數和設置程序模塊、比較器程序模塊、三輸入數據選擇器程序模塊、譯碼顯示程序模塊和拼接程序模塊。并且使用Quartus7.2-II軟件進行電路波形仿真，下載到EDA實驗箱進行驗證。

 關鍵詞：  EDA（電子設計自動化）；VHDL（硬件描述語言），數字鐘。

目　錄
第1章 概 述 1
1.1 EDA的概念 1
1.2 EDA的工作平臺 3
第2章 數字鐘設計的系統分析 4
2.1設計目的 4
2.2功能說明 4
2.3實驗原理 4
2.4系統硬件 4
第3章 數字鐘的底層電路設計 6
3.1設計規劃 6
3.2設計說明 6
3.3底層電路程序 7
第4章 數字鐘的頂層文件設計 14
4.1設計說明 14
4.2頂層文件程序 14
第5章 數字鐘設計的測試與運行 17
5.1數字鐘的編譯與仿真 17
5.2數字鐘的適配與測試 19
結 論 21
參考文獻 22