基于可編程器件的倒計時牌軟件設計

電氣工程論文編號:DQ031    論文字數:16162,頁數:37

目  錄
1.  緒論 1
1.1  EDA技術 1
1.1.1 EDA簡介 1
1.1.2 EDA的發展歷史 2
1.1.3 EDA的應用 3
1.2  基于EDA的復雜可編程邏輯器件(CPLD)的開發 4
1.3  VHDL簡介 5
1.4  基于CPLD器件的現代數字系統設計方法 6
1.5  MaxplusⅡ的介紹 8
2.  利用復雜可編程器件設計的倒計時牌 10
2.1  產品的實現功能與特點 10
2.2  綜合計時電路 11
2.2.1 分頻器模塊 12
2.2.2 Cnt60計秒，分模塊 13
2.2.3 計時模塊 15
2.2.4 計天模塊 16
2.3  控制模塊 18
2.4  顯示模塊 19
2.4.1 顯示控制電路 19
2.4.2 顯示譯碼電路 22
2.5  系統總體組裝電路的設計 24
3.  系統的硬件說明 25
3.1  電源模塊 25
3.2  顯示模塊 25
3.3  系統的設計技巧分析 26
3.4  改進思路 26
4．  工作總結 27
致謝 28
參考文獻 29
附錄Ⅰ  子模塊VHDL語言 30

摘要

 隨著數字集成技術和電子設計自動化(Electronic Design Automation EDA)技術的迅速發展，數字系統設計的理論和方法也在相應地變化和發展著。應用可編程邏輯器件（Programmable Logic Device PLD）實現數字系統設計和單片系統的設計，是目前利用EDA技術設計數字系統的潮流。本設計以EPM7096QC100-7,EPM7032LC44-6等器件為中央處理器，結合外圍有關器件來實現數碼管的倒計時功能。并以EPF10K10為例，從器件的結構、功能、使用語言VHDL、及其程序的燒入四個方面來闡述可編程器件使用的方便可靠與靈活高速。并且在闡述MCU在應用過程中的局限性的基礎之上，闡述CPLD/FPGA器件在未來應用當中的優勢。本設計是基于ALTERA公司生產的FPGA器件EPF10K實現倒計時控制功能的數字系統設計，通過系統硬件設計，VHDL語言編程、仿真調試和程序下載，對EDA技術的應用和實踐及可編程器件的應用進行探索和實踐。
 
關鍵詞 EDA、可編程器件FPGA/CPLD、VHDL（硬件描述語言）、MaxplusⅡ、仿真、倒計時

Abstract

 Go along with the development of Digital Integrated Technology and Electronic Design Automation (EDA),the theory and method of digital system design have developed correspondingly. At present, it is the first class in the world that the design of digital system and single chip system using CPLD. In this design, with the EPM7096QC100-7 EPM7032LC44-6 (CPLD device made by ALTERA company)as CPU and other outside corresponding device to produce a timer showed by the digital diodes. Take the EPM7032LC44-6 for example, take  the structure 、function、language VHDL and programming of it’s procedure to elaborate CPLD’s Convenience and vividness. Above of all, based on elaborating the usage blemish of MCU ,we can find the usage advantage of CPLD/FPGA in the future.

Key words  EDA、FPGA、CPLD、VHDL、MaxplusⅡ、in syetem programmable、simulater、countdow